SiC-セミナー(2020版) 概要(第三部)

第三部は、SiC-MOSFET(ディスクリート)の評価事例紹介です。

ディスクリートのパッケージでは、比較大きなTO-247-4のパッケージに入ったSiC-MOSFETとSiC-FETを選択しました。上図では、分かりやすくするために、SiC-MOS-FET, SiC-J-FETと表示しています。SiC-J-FETは文字通り接合型のFETで通常はオン状態になります。これに、低耐圧のSi-MOSFETを接続し、ゲートに信号が無い時は、Si-MOSFETでJ-FETに逆バイアスを印加し、オフ状態を維持します。Si-MOSFETにオン信号がはいると、MOSFETのドレイン・ソース間の電圧が低下し、J-FETのゲートの逆バイアスが無くなるので、オン状態となります。使い方はSiC-MOSFETとSiC-J-FETで全く変わりません。しかし、定格から分かるように、SiC-J-FETのオン抵抗は小さく、ドレイン電流が大きくなっています。

通電特性は、二個のMOSFETを直列に接続し、Q2にオン信号を与えてVdsを測定し、Q2をオフした時のQ1のBDを流れる電流でVFを測定します。なお、二つのFETは絶縁紙を介してヒータの上に配置し、ケース温度を上昇させて、高温での特性を測定しました。

上図は、その測定結果です。常温(25℃), 高温(150℃)に関係なくSiC-J-FETは、SiC-MOSFETよりも優れた特性を示しました。

そこで気になるのがスイッチング特性です。

スイッチング特性は、上図のようにダブルパルス法で測定しました。最初のパルスの終了がMOSFETのターンオフ特性であり、二番目のパルスの最初がターンオン特性です。それと同時に二番目のパルスの最初がダイオードの逆回復特性となります。

SiC-J-FETは100Aまで試験できました。SiC-MOSFETは40Aで試験を止めました。SiC-MOSFETの定格が20Aなので、定格の二倍の40Aを限界と判断したのです。SiC-J-FETのスイッチング損失は、同じ40Aで比較すると、約1.5倍になっていました。即ち、高周波の応用には、SiC-MOSFETが適しているが、普通の周波数では、SiC-J-FETの方が優れているという結論になります。

SiC-J-FETのスイッチング損失を低減する為に、Rg(ON)を低減して測定しました。もちろん上図のように損失を低減出来ましたが、更に下げようとRg(ON)を下げたところSiC-J-FETが破損してしまいました。

SiC-MOSFETもオンゲート抵抗を小さくすれば破損しますが、限界を承知した上で、安全に使用したいものです。

以上で第三部は終了

コメントを残す

メールアドレスが公開されることはありません。 * が付いている欄は必須項目です

CAPTCHA