セミナー(7/28)概要(第一部:基礎)

平成29年7月28日(金)に(株)パワエレアカデミー主催のセミナーを実施させて頂きました。

タイトルは「基礎から学ぶSiC/MOSFETの駆動手法と応用~インバータの開発例とともに~」です。

 

 

ロジック回路をディスクリートで表現すると左図のようになります。

インバータ回路は、PチャネルMOSFETとNチャネルMOSFETの直列接続、バッファ回路は、インバータ回路のカスケード接続です。

NAND回路にはプルアップ抵抗と入力信号用のダイオードが着いています。

入力信号がすべてHレベルになって、やっとNチャネルのMOSFETがオンとなり、出力端子がLレベルになります。このNAND回路にカスケードにインバータ回路を接続するとAND回路になります。

NOR回路には、プルダウン抵抗と入力信号用のダイオードが着いています。

入力信号が一つでもHレベルになると、NチャネルのMOSFETがオンとなり、出力端子がLレベルになります。このNOR回路にカスケードにインバータ回路を接続すると、OR回路になります。

Open Drain回路とは、バッファ回路の最終段のPチャネルMOSFETが無い製品です。Drain端子は、カスケードに繋がる回路の電源電圧(VDD2)に抵抗を経由して接続します。入力信号がHの時、出力段のNチャネルMOSFETのゲート電圧はLレベルとなり、ドレイン電圧はVDD2になります。入力信号がLの時は、出力段のNチャネルMOSFETのゲート電圧はHレベルになるので、出力電圧はLレベルとなります。

ここで入力段のHレベルとはVDD1であり出力段のHレベルとはVDD2になります。

VDD1とVDD2は電圧が異なるので、レベルシフト回路とも呼ばれます。

当然、出力段のMOSETの耐圧(VDSS)はVDD2よりも高くなければなりません。

インバータ回路には、もう一つ特徴があります。

それは、入力波形よりも出力波形の方がきれいに(シャープに)なるということです。

入力信号がNチャネルMOSFETのVthよりも低いとMOSFETは動作しないので、出力端子はHレベルのままです。入力信号がNチャネルMOSFETのVthを超えると、PチャネルMOSFETもNチャネルMOSFETも動作状態なので、ロジック回路VDD1をPチャネルMOSFETのオン抵抗とNチャネルMOSFETのオン抵抗で分圧した値が出力として現れます。入力電圧が更に上昇して、PチャネルMOSFETのVgsがVthよりも低くなると、P-チャネルMOSFETはオフ状態となり、出力電圧はL

レベルになります。即ち入力信号の過渡時間がt1+t2+t3であったのに、出力信号の過渡時間はt2のみとなります。

例えば、VDD1=5V, NチャネルMOSFETのVth=2.5V, PチャネルMOSFETのVth=-2.5Vでロジック回路を設計すると、t2=0となり、入力信号が、コンデンサ充電のように滑らかであっても、出力信号は、H/Lの綺麗な信号となります。

以上のロジック回路の考え方を展開すると、左図のようにMOSFETの駆動回路が出来上がります。

レベルシフト回路の後は、スイッチング用のMOSFETのゲート電流として必要な値となるまで、インバータ回路のカスケード接続で、電流能力をアップさせてば、よいのです。SiC MOSFETの使い方が従来のMOSFETと同様(一電源方式)な場合は、この回路を使用します。

(オン信号とオフ信号が反対にならないようカスケードの数にも注意が必要です。)

SiC MOSFETの使い方が従来のMOSFETと異なり、IGBTと同様(二電源方式)の場合は、左図のように工夫します。即ちロジック回路のVSS1とスイッチング用MOSFETのソース電圧VSS3を共通のCOM(通常は0V)とし、駆動回路と分離し、駆動電源(及びバイパスコンデンサ)でVDD2とCOMとVSS2を明確に振り分けます。

 

 

ロジックレベルの低耐圧MOSFETはNチャネルMOSFETの場合Pベース基板にN相を選択拡散し、その後ゲート酸化膜と電極を取り付けます。

ソースには、電子を供給するために、N層のみならず、P層も接続されています。

ゲートに正の電圧を印加すると、ゲートの直下には、ソースから流れ出した、電子が集まり電子のチャネルができます。

ドレインに正の電圧を印加すると、ドレインからソースまで電流が流れます。

このまま、高耐圧のMOSFETを設計すると、ドレイン・ゲート間の沿面距離をMOSFETの耐圧に応じて長く取る必要があり、チップ面積当たりの電流密度を高く取れません。

チップを有効に活用するために、高耐圧のMOSFETはドレイン電極を裏面に設けています。そしてバルクの厚さで耐圧を許容させています。

図中に水色と青色がありますが、水色はN層の不純物密度が少ない事、青色はN層の不純物密度が高い事を意味しています。ソース側にドレインが無くなりましたので、ソース側のパターン幅は高々50V程度の耐圧を保持できれば良いように、パターンの微細化を進める事ができます。電流密度を上げる事ができました。ソース側のシリコン面がフラットなので、プレーな構造と呼ばれます。

高耐圧MOSFETの特性改善(オン抵抗低減)の為に、トレンチ構造のMOSFETも開発されています。これはPベース層とN拡散層に穴を掘り、穴の壁面に酸化膜を付け内部にゲート電極を形成したものです。プレーナタイプと同様、ゲートに正の電圧を印加すると、電子がソースから寄ってきて、ゲート近傍にチャネルを形成し、チャネルが出来ると電流が流れだします。横向きのチャネルが縦向きに変わりました。

ゲート電極の面積が図のように小さくできれば、チップ当たりの電流密度が増加し、

オン抵抗も減少します。

チップの内部は、N層の厚さで耐圧を維持できますが、表面は沿面距離が必要です。

そして、特定部位に電界が集中しないようにガードリングも必要です。

高耐圧のMOSFETのチップを見た時に、チップの外側に線状に見えているパターンがガードリングです。

MOSFETをSiCで開発し、素子の耐圧を10倍にすると、このガードリングの輪、面積が10倍必要となります。従ってチップ面積の小さい(電流定格の小さい)MOSFETにとっては、SiC化が有効ではありません。従ってSiCは、電流定格の大きなパワーデバイスに向いた材料という事になります。

左記は、シリコン(Si)とSiCの物理定数を比較したものです。

バンドギャップが1.12eVから3.26eVに広がっています。

PN接合を形成した時、順電圧降下が約3倍となり、整流素子としては、好ましくありません。PN接合を利用する、トランジスタ、サイリスタ、GTO、IGBTについても同様です。

絶縁破壊電界強度が約8倍になっています。 この事は、素子の耐圧を決めるN

層(或いはP層)の厚さが同じであれば、8倍の耐圧を実現出来る事を意味しています。サイリスタ、GTOの様に素子を直列にして使用する、高耐圧モータドライブ、直流送電などの用途には、適した材料です。

見方を変えると、同じ電圧定格の素子を作るのに、N層の厚さは1/8で良いことになります。例えば60ummのシリコン素子があるとします。8ummのSiC素子で済むはずですが、薄過ぎて加工ができません。やはり現在の技術では、60umm程度は必要なのです。

熱伝導率が約3倍になっています。同じ損失であれば、温度上昇がシリコン素子の1/3という事になります。PN接合を利用しない、MOS系のデバイスでは、SiC素子が有利となります。

スイッチング(SW)レギュレータは、DC電源と絶縁トランスとMOSFETと共振用コンデンサから成ります。

左図では、絶縁トランスの二次側の電圧を三回路示してありますが、任意に設計できます。

まず、MOSFETにオン信号を与えると、共振コンデンサを充電する電流(①)と絶縁トランスの一次側電流(①‘)が通電します。

 

共振用コンデンサの電圧が電源電圧(VCC)に等しくなると、充電電流は停止し、絶縁トランスの一次側を通電する電流(②)のみとなります。

この時、トランスの二次側には、巻き数比で決まる電圧が発生しており、二次側のコンデンサを充電します。

 

 

MOSFETの電流が設定値に達したら、ゲート信号をオフにします。

トランスの一次側の電流は共振コンデンサを逆充電する事となり、MOSFETのドレイン・ソース間容量にも充電する形となります。

 

 

 

トランスの一次側の電流がゼロになった時、共振コンデンサの逆充電は最大値であり、MOSFETのドレイン・ソース間電圧も最大です。(MOSFETには、電源電圧VCC+共振コンデンサの逆充電電圧が印加されます。)共振コンデンサの電流は、絶縁トランスの一次側を通電します。この時、MOSFETのドレイン・ソース間に蓄えられた電荷もトランスの一次側と電源コンデンサを通して放電されます。

 

 

MOSFETのドレイン電圧がゼロボルトになると、トランスの一次側の電流は、ボディダイオード(BD)を通電するようになり、共振コンデンサからの放電は停止し、励磁電流は、電源電圧を絶縁トランスの一次側インダクタンスで除算された傾斜で増加します。 この時に、MOSFETには、オンゲート信号を供給します。

 

 

 

電流が反転すると、ボディダイオードの電流は、MOSFET側に移ります。絶縁トランスの一次側には電源電圧VCCが印加されるので、二次側には巻き数比で決まる電圧が発生し、電力を供給します。

このモードは、二番目のモード(②)と同じですので、以下同様に繰り返されます。

ここで、後の為に意識して頂きたい事は、ボディダイオードの電流は負荷電流により自動的にMOSFETの部分に移動するので、VFの低い事は重要であるが、ダイオードとしての逆回復特性には、こだわらない事です。また、スイッチング周波数が高ければ、トランスのインダクタンスを小さくし、小型化できるので、MOSFETが高速でスイッチングできる事が重要視されます。

昇圧コンバータは、電源とインダクタンスとスイッチング用の素子と出力コンデンサを充電する高速ダイオードから構成されます。

MOSFETにオン信号を与えると、インダクタンスの電流は、VCC1/L1の傾きで増加します。

 

 

MOSFETにオフ信号を供給すると、インダクタンス(L1)を流れていた電流は、MOSFETのドレイン・ソース間容量を充電し(②‘)、ドレイン電圧が出力電圧よりも高くなると、出力用のコンデンサ(C2)を充電します(②)。

 

 

 

この時、インダクタンスの電流は、(VCC2-VCC1)/L1の傾きで減少します。

再度MOSFETにオン信号を与えると、

高速ダイオードの逆回復電流が流れ(③‘)、ドレイン電圧が電源電圧(VCC1)よりも低くなると、インダクタンスの電流は全てMOSFETを通電するようになります。(③)この時インダクタンスの電流はVCC1/L1の傾きで増加します。

定常状態では、②と③を繰り返し、

出力電圧は、 VCC2=VCC1/(1-Duty) 但し Duty<1

リップル電流は、 ΔI=VCC1/L1*ton=VCC1/L1*Duty*T

但しT=1/スイッチング周波数

で示されます。

これよりリップル電流を抑制するためのインダクタンスは次式で算出され

L1=VCC1/(ΔI)*Duty*fsw

スイッチング周波数を増加すると、L1を小さく出来る事が分かります。

又、MOSFETのスイッチング損失(ターンオン損失)を減少させるには、高速ダイオードのtrr、Qrrの小さい事が必要です。

降圧コンバータは、電源とスイッチング用の素子とインダクタンスとインダクタンスの電流を還流するための高速ダイオードから構成されます。

MOSFETにオン信号を与えると、インダクタンスの電流は、(VCC1-VCC2)/L1の傾きで増加します。

最初は、VCC2=0Vですので、電流の増加率は、高くなっています。

 

MOSFETにオフ信号が与えられると、インダクタンスの電流は、MOSFETのドレイン・ソース間容量を充電し(②‘)ドレイン電圧がCOM=0Vよりも低くなると、インダクタンスの電流は、還流ダイオード(FWD:D1)を通電するようになります。

 

 

 

MOSFETにオン信号が与えられると、FWDの逆回復電荷を充電し、続いてFWDのカソード・アノード間容量を充電します。(③‘)

ドレイン電圧が上昇し、電源電圧VCC1に達すると、FWDの充電電流は無くなり、全ての電流がインダクタンスL1を通電するようになります。(③)

定常状態では、②と③を繰り返し、

出力電圧は、VCC2=VCC1*Duty 但し Duty<1

電流リップルは、ΔI=(VCC1-VCC2)/L1*ton=(VCC1-VCC2)/L1*Duty*T

但しT=1/スイッチング周波数

で示されます。

これより電流リップルを抑制するためのインダクタンスは次式で算出されL1=(VCC1-VCC2)/(ΔI)*Duty*fsw

スイッチング周波数を増加すると、インダクタンスL1を小さ出来る事が分かります。

又MOSFETのスイッチング損失(ターンオン損失)を低減するには、FWDのtrr, Qrrの小さい事が必要となります。

 

降圧コンバータには、三つの駆動方法があります。

(1:P-ch MOSFET)

スイッチング素子としてP-ch MOSFETを利用する方法で、高耐圧のP-ch MOSFETを高耐圧のN-ch MOSFETで駆動します。 回路は簡単ですが、高耐圧のP-ch MOSFETのラインアップが少ないので、大容量の応用には向きません。

(2:ブースト回路)

スイッチング素子として、N-ch MOSFETを用い、そのMOSFETの駆動電源をブースト回路で作る方法です。

ブースと回路とは、図中の電源(VCC3), 抵抗(R3), ダイオード(D3), コンデンサ(C2), MOSFET(Q3)からなる回路で、コンデンサ(C2)は、MOSFETの電源に相当します。メインスイッチング素子(Q1)にオン信号を与える前に、あらかじめMOSFET(Q3)にオン信号を与えてコンデンサ(C2)に充電しておくのです。

コンデンサ(C2)の充電電圧が低下してきたら、MOSFET(Q1)がオフ状態の時に、

MOSFET(Q3)にオン信号を与え、充電します。同時にオン信号を与えると、電源電圧(VCC1)をMOSFET(Q1)とMOSFET(Q3)で短絡してしまうことになり、MOSFETが破損してしまいます。

MOSFET(Q1)のゲート信号は、(1:P-ch MOSFET)と同様に高耐圧のMOSFETで高耐圧のP-ch MOSFETに送ります。その信号を低耐圧のP-ch及びN-ch MOSFETで受けて増幅し、MOSFET(Q1)に供給します。

回路動作から分かるように、SiC MOSFETの駆動方法が従来のMOSFETと同様でないと、この回路は使用できません。

(3:絶縁電源+カプラ)

この回路は、単純でIGBT用として実績のある回路です。

駆動信号は、カプラの一次側のダイオードに10mA程度の電流を通電するのみです。カプラの二次側がMOSFET(Q1)の駆動回路で、カプラの出力信号を増幅してゲートに供給します。この増幅回路の電源が絶縁電源なのです。

SiC MOSFETの電圧定格電流定格は、まだまだIGBTの定格範囲以内ですので、

この回路が十分使用できます。

ただし、SiC MOSFETをIGBTよりも高速で使用する場合には、カプラの応答速度に注意を払う必要があります。

(第一部は、以上です。Word版の必要な方はcontact@nsolution.co.jpまでメールを下さい。)

 

 

 

 

コメントを残す

メールアドレスが公開されることはありません。 * が付いている欄は必須項目です

CAPTCHA